

דף נוסחאות לקורס מעגלים ספרתיים- הנדסת חשמל

(שני שורצמן / אריאל גרבר , אביב תשע"ט)

משוואות עזר

משוואת הדפקים במעגל RC

$$V_c(t) = V_\infty - (V_\infty - V_0)e^{-\frac{t}{RC}}$$

משוואות זרם טרנזיסטור MOS

NMOS:

$$I_{DS}(\text{אווהמי}) = K'_n \left(\frac{W}{L}\right)_n \left[(V_{GS} - V_{tn})V_{DS} - \frac{V_{DS}^2}{2} \right]$$

$$I_{DS}(\text{רווייה}) = \frac{1}{2} K'_n \left(\frac{W}{L}\right)_n (V_{GS} - V_{tn})^2$$

PMOS:

$$I_{SD}(\text{אווהמי}) = K'_p \left(\frac{W}{L}\right)_p \left[(V_{SG} - |V_{tp}|)V_{SD} - \frac{V_{SD}^2}{2} \right]$$

$$I_{DS}(\text{רווייה}) = \frac{1}{2} K'_p \left(\frac{W}{L}\right)_p (V_{SG} - |V_{tp}|)^2$$

$$V_t = |V_{t0}| \pm \gamma(\sqrt{2|\Phi_f| + |V_{SB}|} - \sqrt{2|\Phi_f|}) \quad \text{מתח סף כולל אפקט מצע}$$

שיטת הזרם הממוצע

$$\Delta t = \frac{C\Delta V}{I_{AVG}}$$

שולי הרעש במהפך CMOS (Noise Margin)

$$NM_H = V_{OH} - V_{IH}$$

$$NM_L = V_{IL} - V_{OL}$$

מהפך דיגיטלי NMOS + נגד

$$V_{OH} = V_{DD}$$

$$V_{OL} = V_{DD} \cdot \frac{r_{DS}}{R + r_{DS}}, \quad r_{DS} = \frac{1}{K_n \cdot (V_{GS} - V_t)}$$

$$V_{IL} = V_t + \frac{1}{R \cdot K_n}$$

$$V_{IH} = V_t + \frac{\sqrt{R \cdot K_n \cdot V_{DD}} - 1}{R \cdot K_n} \cong V_t + \sqrt{\frac{V_{DD}}{R \cdot K_n}}$$

$$P_{STAT} = \frac{V_{DD}^2}{R + r_{DS}}$$

$$P_{dyn} = C \cdot V_{DD}^2 \cdot f_{CLK}$$



זמן השהיה (טעינה מ 0V ועד $V_{DD}/2$ או פריקה מ $V_{DD}/2$ ועד 0V) לפי תאור מעגל RC:

$$t_{PLH} = t_{PHL} = t_{0\% \rightarrow 50\%} = t_{50\% \rightarrow 10\%} = \tau \ln(2) = 0.693\tau = 0.693R_{eq}C$$

זמן $t_{TLH} = t_s$ או $t_{THL} = t_f$ לפי תאור מעגל RC:

$$t_{TLH} = t_{THL} = t_{10\% \rightarrow 90\%} = t_{90\% \rightarrow 10\%} = \tau \ln(9) = 2.2\tau = 2.2R_{eq}C$$

$$R_{eq} \approx \frac{3}{4} \cdot \frac{V_{DS}}{I_{DSAT}} = \frac{2.34}{k'_n (W/L)_n V_{DD}} \quad \text{כאשר } R_{eq} \text{ מוגדר לפי:}$$




מהפך דיגיטלי Pseudo NMOS

$$V_{OH} = V_{DD}$$

$$V_{OL} = (V_{DD} - V_t) \cdot \left(1 - \sqrt{1 - \frac{1}{r}}\right), \quad r = \frac{K_n}{K_p}$$

$$V_{IH} = V_t + \frac{2}{\sqrt{3r}} (V_{DD} - V_t)$$

$$V_{IL} = V_t + \frac{V_{DD} - V_t}{\sqrt{r(1+r)}}$$



עבור מקרה $V_{tn} \neq -V_{tp}$

$V_o = (V_{in} - V_{tn}) - \sqrt{(V_{in} - V_{tn})^2 - \frac{1}{r}(V_{dd} - V_{tp})^2}$	$V_o(V_i) @ Nmos(lin), Pmos(sat)$
$V_o = V_{tp} + \sqrt{(V_{dd} - V_{tp})^2 - r \cdot (V_{in} - V_{tn})^2}$	$V_o(V_i) @ Nmos(sat), Pmos(lin)$

$$V_{OH} = V_{DD}$$

$$V_{OL} = V_o = (V_{dd} - V_{tn}) - \sqrt{(V_{dd} - V_{tn})^2 - \frac{1}{r}(V_{dd} - |V_{tp}|)^2} \quad \text{if } V_{tn} = -V_{tp} = V_t = (V_{dd} - V_t) \left(1 - \sqrt{1 - \frac{1}{r}}\right)$$

$$V_{IH}:$$

$$\Rightarrow V_o(V_{IH}) = (V_{IH} - V_{tn}) - \sqrt{(V_{IH} - V_{tn})^2 - \frac{1}{r}(V_{dd} - |V_{tp}|)^2}$$

$$\Rightarrow V_{IH} = V_{tn} + \sqrt{\frac{4}{3r}(V_{dd} - |V_{tp}|)^2}$$

$$\Rightarrow NMH = V_{dd} - V_{tn} + \sqrt{\frac{4}{3r}(V_{dd} - |V_{tp}|)^2}$$

$$V_{IL}:$$

$$\Rightarrow V_o(V_{IL}) = |V_{tp}| + \sqrt{(V_{dd} - |V_{tp}|)^2 - r \cdot (V_{in} - V_{tn})^2}$$

$$\Rightarrow V_{IL} = V_{tn} + \sqrt{\frac{1}{r(r+1)}(V_{dd} - |V_{tp}|)^2}$$

$$\Rightarrow NML = V_{IL} - V_{OL} = \dots$$


זמן השהיה מקורבים (טעינה מ 0V ועד $V_{DD}/2$ או פריקה מ V_{DD} ועד $V_{DD}/2$):

$$t_{PLH} \cong \frac{1.7C}{k_p V_{DD}}$$

$$t_{PHL} \cong \frac{1.7C}{k_n \left(1 - \frac{0.46}{r}\right) V_{DD}}$$

מהפך דיגיטלי ושערים לוגיים CMOS

עבור סימטרי:




$$V_{OH} = V_{DD}$$

$$V_{OL} = \text{GND}$$

$$NM_L = \frac{3}{8}V_{DD} + \frac{1}{4}V_t, \quad V_{IL} = \frac{3}{8}V_{DD} + \frac{1}{4}V_t$$

$$NM_H = \frac{5}{8}V_{DD} - \frac{1}{4}V_t, \quad V_{IH} = \frac{5}{8}V_{DD} - \frac{1}{4}V_t$$

Figure 13.17 The CMOS inverter.



תחומי עבודת הטרנזיסטורים באופיין הVTC

תחום	NMOS	PMOS
עד נק' A	קטעון	$v_I < v_{IL}$, עמוק באוהמי
A עד B	רוויה	$v_I < \frac{v_{DD}}{2}$, אוהמי
B עד C	רוויה	רוויה
C עד D	רוויה	$v_I > \frac{v_{DD}}{2}$, אוהמי
נק' D ואילך	קטעון	$v_I > v_{IH}$, עמוק באוהמי

חישוב זמנים עבור סימטרי: (נלקח מתוך המצגת)

■ ביטוי מדויק ל t_{PD}

$$t_{PD} = t_1 + t_3 = r_{DS} C_L \cdot \left[\frac{2 \cdot V_{t,N}}{(V_{DD} - V_{t,N})} + \ln \left(\frac{2(V_{DD} - V_{t,N}) - 0.5 \cdot V_{DD}}{0.5 \cdot V_{DD}} \right) \right]$$

■ ביטוי מדויק ל t_f

$$t_f = t_2 + t_4 = r_{DS} C_L \cdot \left[\frac{2 \cdot (V_{t,N} - 0.1 \cdot V_{DD})}{(V_{DD} - V_{t,N})} + \ln \left(\frac{2(V_{DD} - V_{t,N}) - 0.1 \cdot V_{DD}}{0.1 \cdot V_{DD}} \right) \right]$$

$$t_f \approx \frac{3.7C}{K_n V_{DD}}$$

ביטוי לזמן כלשהו. (ממתח התחלתי $V_{initial}$ למתח סופי V_{final} כאשר ההנחה שמתחיל ברוויה עד איזשהו מתח בלינארי):

$$\Delta t_{sat} = C_L \cdot r_{ds} \cdot 2 \cdot \frac{|V_{initial} - V_{DD} + V_{t0}|}{V_{DD} - V_{t0}} \quad \text{רוויה:}$$

$$\Delta t_{lin} = C_L \cdot r_{ds} \cdot \ln \left| \frac{2 \cdot (V_{DD} - V_{t0}) - V_{final}}{V_{final}} \right| \quad \text{לינארי:}$$

$$r_{ds} = \frac{1}{k_{n,p} \cdot (V_{DD} - V_{t0})} \quad \text{כאשר:}$$

עבור מצב של $V_t=0.2V_{DD}$ במהפך סמטרי מקבלים: $t_{PLH} = t_{PHL} = \frac{1.6C}{K_{n,p}V_{DD}}$

ביטויים מקורבים כפי שנלמד בהרצאות (שיטת זרם ממוצע):

פריקה:

$$t_{PD,HL} \simeq \frac{C_L}{k'_n \left(\frac{W}{L}\right)_n \cdot V_{DD}} \cdot \alpha_n, \quad \alpha_n = \frac{2}{\left(\frac{7}{4} - 3 \cdot \frac{V_{t,N}}{V_{DD}} + \left(\frac{V_{t,N}}{V_{DD}}\right)^2\right)}$$

$$t_{PD,HL} \simeq \frac{C_L}{k'_n \left(\frac{W}{L}\right)_n \cdot V_{DD}} \cdot \alpha_n = \frac{C_L}{k'_n \left(\frac{W}{L}\right)_n \cdot \frac{V_{DD}}{(V_{DD} - V_t)}} \cdot \frac{\alpha_n}{(V_{DD} - V_t)}$$

$$t_{PD,HL} = \frac{1}{\underbrace{k'_n \left(\frac{W}{L}\right)_n \cdot (V_{DD} - V_t)}_{r_{DS,on}}} \cdot C_L \cdot \frac{\alpha_n}{\frac{V_{DD}}{(V_{DD} - V_t)}} = \underbrace{r_{DS,on} \cdot C_L}_{\tau} \cdot \alpha_n \cdot \frac{(V_{DD} - V_t)}{V_{DD}}$$


טעינה:

$$t_{PD,LH} \simeq \frac{C_L}{k'_p \left(\frac{W}{L}\right)_p \cdot V_{DD}} \cdot \alpha_p, \quad \alpha_p = \frac{2}{\left(\frac{7}{4} - 3 \cdot \frac{V_{t,P}}{V_{DD}} + \left(\frac{V_{t,P}}{V_{DD}}\right)^2\right)}$$

$$t_{PD,LH} \simeq \frac{C_L}{k'_p \left(\frac{W}{L}\right)_p \cdot V_{DD}} \cdot \alpha_p = \frac{C_L}{k'_p \left(\frac{W}{L}\right)_p \cdot \frac{V_{DD}}{(V_{DD} - V_{t,p})}} \cdot \frac{\alpha_p}{(V_{DD} - V_{t,p})}$$

$$t_{PD,LH} = \frac{1}{\underbrace{k'_p \left(\frac{W}{L}\right)_p \cdot (V_{DD} - V_{t,p})}_{r_{DS,on}}} \cdot C_L \cdot \frac{\alpha_p}{\frac{V_{DD}}{(V_{DD} - V_{t,p})}} = \underbrace{r_{DS,on} \cdot C_L}_{\tau} \cdot \alpha_p \cdot \frac{(V_{DD} - V_{t,p})}{V_{DD}}$$

הספקים:




$$P_{dyn} = C \cdot V_{DD}^2 \cdot f_{CLK}$$

$$P_{STAT} = V_{DD} \cdot I_{leakage}$$

מימוש פונקציות לוגיות באמצעות pull up/down networks:

Figure 13.27 Representation of a three-input CMOS logic gate. The PUN comprises PMOS transistors, and the PDN comprises NMOS transistors.



- רשת ה PDN מבוססת NMOS ומגדירה את המוצא
 $Y' = \bar{Y}$, בהתבסס על כניסות A, B, C
- רשת ה PUN מבוססת PMOS ומגדירה את המוצא
 Y , בהתבסס על כניסות $\bar{A}, \bar{B}, \bar{C}$
- כדי שהמוצא יהיה אותה פונקציה Y , המימוש יתבסס על זהות דה-מורגן:
 - חיבור בטור של PMOS המחוברים לכניסות X_i יתורגם לחיבור של NMOS המוזנים מאותן כניסות X_i , אך המחוברים זה לזה במקביל
 - ובאופן משלים, PMOS המחוברים במקביל ב PUN, משוקפים ע"י NMOS בטור ב PDN, המוזנים מאותן כניסות

קביעת גדלי טרנזיסטורים בשערי cmos מורכבים כך שהתגובה בזמן תהיה כמו של מהפך cmos בודד:

1. הגדרת הגדלים של מהפך סימטרי.

$$\frac{u_p}{u_n} = \frac{p}{n}$$
2. מציאת המסלול (טורי) הארוך ביותר:
 PDN: מ V_{ss} ל V_{out}
 PUN: מ V_{out} ל V_{dd}
3. כל הרכיבים שבטור יחושבו לפי:
 $\tilde{n} = n \cdot (\text{מספר הmos המקסימלי במסלול הארוך})$
 $\tilde{p} = p \cdot (\text{מספר הmos המקסימלי במסלול הארוך})$
4. שאר הטרז' יקבעו לפי המקביליות שלהם לאלו שכבר נקבעו. טרז' במקביל בעלי אותו גודל. **בקביעת הגדלים האלו מניחים שרק מסלול 1 עובד.**

$$(W/L)_{eq} = (W/L)_1 + (W/L)_2 + \dots + (W/L)_N \quad \text{טרנזיסטורים במקביל:}$$

$$(W/L)_{eq} = \frac{1}{\frac{1}{(W/L)_1} + \frac{1}{(W/L)_2} + \dots + \frac{1}{(W/L)_N}} \quad \text{טרנזיסטורים בטור:}$$

$$S = W \cdot L \quad \text{חישוב שטח של שער של טרנזיסטור:}$$


$$S = (W_n + W_p) \cdot L \quad \text{חישוב שטח של מהפך:}$$

מפסקים טרנזיסטורים PT


nmos: טוען עד $V_{DD} - V_t$

pmos: פורק עד V_t



NMOS



PMOS



לוגיקה דינמית



אי-אידיאליות:

1. Noise Margin לא סימטרי.

$$= V_{tn} NM_L$$

$$= V_{DD} - V_{tn} NM_H$$


2. זרמי זליגה שלא מאפשרים לשמור ערך בקבל לאורך זמן.

$$3. \text{קיבול פרזיטי: } \Delta Q_{C_L} = \Delta Q_{C_p}$$


4. שרשור שערים דינאמיים, המוצא מאבד חלק מהמטען והמתח High יורד.

שערי תמסורת TG


פעולת טעינה של TG:



עבור טרנזיסטורים סימטריים:



פעולת פריקה של TG:



ניתן להתייחס כנגד: $RTG = r_n \parallel r_p$


לצורך חישוב זמנים ניתן להתייחס לשער כנגד: $RTG = r_n \parallel r_p$ עם קבל עומס.

דרך 1: ממוצע של ההתנגדויות בזמנים שונים: $RTG_{avg} = \frac{RTG(t_0) + RTG(t_1)}{2}$ כאשר כל נגד מחושב לפי הזמן שלו ע"י: עבור זמן t כלשהו $RTG(t) = RTG_n(t) \parallel RTG_p(t)$

$$RTG_{n,p}(t) = \frac{V_{dd} - V_o}{|I_{ds}|_{n,p}}$$

דרך 2: ממוצע התנגדויות לינאריות: $RTG = \frac{r_{DS,n} + r_{DS,p}}{2}$ כאשר $V_{ov} = V_{dd} = V_{t0}$

מאמץ לוגי



מספר דרגות (N)	דרגה יחידה	מושג
$H = \frac{C_L}{C_{in}}$	$h = \frac{C_L}{C_{INV}}$ $h_i = \frac{f_i}{b_i \cdot g_i}$	מאמץ חשמלי
$G = \prod_{k=1}^N g_k$	$g = \frac{r_{DS}^{GATE} \cdot C_{GATE}}{r_{DS}^{INV} \cdot C_{INV}}$	מאמץ לוגי
$B = \prod_{k=1}^N b_k$	$b = \frac{C_{out,total}}{C_{out,usefull}}$	מאמץ ענפי
$P = \sum_{k=1}^N p_k$	$p \cong n \cdot p_{inv} , p_{inv} \cong 1$	השהייה פרזיטית
$F = G \cdot H \cdot B = \prod_{k=1}^N f_k$	$f \triangleq h \cdot g \cdot b$	מאמץ כללי
$D = \sum_{k=1}^N (f_k + p_k)$	$d = f + p$	השהייה כללית
$T_d = \tau_{inv} \cdot D$	$T_d = \tau_{inv} \cdot d$	זמן השהייה כללי

* n- מספר הכניסות לשער

* עבור מהפך CMOS סימטרי: $g = \frac{C_{GATE}}{C_{INV}}$

* מאמץ אופטימלי לקבלת השהיה מינימלית לכל דרגה: $f_{op} = \sqrt[N]{F}$

* מספר הדרגות האופטימלי: $N = \ln(F) , f_{op} \cong e$

עבור מהפך שמזין שער NOR בעל N כניסות: $g = \frac{1+N \cdot b}{1+b} , b = \frac{\mu_n}{\mu_p}$

עבור מהפך שמזין שער NAND בעל N כניסות: $g = \frac{N+b}{1+b}$

$$t_p = t_{p0} (p + g \cdot f / \gamma)$$

השהייה של שער בודד:

$$t_p = t_{p0} \sum_{j=1}^N \left(p_j + \frac{\sqrt[N]{H}}{\gamma} \right) = t_{p0} \left(\sum_{j=1}^N p_j + N \frac{h}{\gamma} \right)$$


השהייה של שרשרת שערים:

$$s_i = \frac{(g_1 s_1)}{g_i} \cdot \prod_{j=1}^{i-1} f_j \quad i > 1$$

הגדלים של הטרנזיסטורים Sizing:

$$N_{op} = \ln \left(\frac{C_L}{C_{in}} \right)$$

עבור שרשרת מהפכים: מספר אופטימלי



רכיבי זיכרון ROM, RAM

SRAM

תא זיכרון SRAM





Figure 15.12 A CMOS SRAM memory cell.

- כתיבה לתא דורשת הכנסה של '1' או '0' ל Bit Line.
- זמן הכתיבה (בהנחה ש B=1 ו-Q=0) הוא הזמן שלוקח ל-Q6 לפרוק את המתח V_Q מ- V_{DD} ל- $\frac{V_{DD}}{2}$ פלוס זמן ההשהייה t_p של מהפך.
- בתהליך הקריאה $V_B = V_{\bar{B}} = \frac{V_{DD}}{2}$.
- זמן הקריאה (בהנחה ש-Q=0) הוא הזמן שלוקח ל-Q6 לפרוק את מתח ה- Bit Line ל- $V_B = \frac{V_{DD}}{2} - \Delta V$ בדרך כלל שווה ל-0.1V-0.2V.

שיטת האיטרציות לחישוב מקורב של זמן הקריאה (ע"י מציאת המתח $V_{\bar{Q}}$)



$$I_1 = I_5$$

איטרציה ראשונה:


$$V_{\bar{Q}} = \frac{V_{DD}}{2} \cdot \frac{r_{DS1}}{r_{DS5} + r_{DS1}} = \frac{V_{DD}}{2} \cdot \frac{\frac{1}{(W/L)_1(V_{DD} - V_t)}}{\frac{1}{(W/L)_1(V_{DD} - V_t)} + \frac{1}{(W/L)_5(V_{DD} - V_t)}}$$

איטרציה שנייה:

$$V_{\bar{Q}} = \frac{V_{DD}}{2} \cdot \frac{r_{DS1}}{r_{DS5} + r_{DS1}} = \frac{V_{DD}}{2} \cdot \frac{\frac{1}{(W/L)_1(V_{DD} - V_t)}}{\frac{1}{(W/L)_1(V_{DD} - V_t)} + \frac{1}{(W/L)_5(V_{DD} - V_{\bar{Q}} - V_t)}}$$

DRAM

תא זיכרון DRAM



בעת קריאה מתא זיכרון נטען את מתח ה- Bit Line ל- $\frac{V_{DD}}{2}$, ונאפשר את קו ה- Word Line ($V_W = V_{DD}$).

$$\Delta V = \frac{C_S}{C_S + C_B} \cdot \left(V_{CS} - \frac{V_{DD}}{2} \right) \quad \text{הפרש המתח } \Delta V \text{ ב Bit line יהיה:}$$


$$\Delta V(1) = \frac{C_S}{C_S + C_B} \cdot \left(\frac{V_{DD}}{2} - V_t \right) \quad \text{עבור תא האוגר '1' נקבל כי הפרש המתח } \Delta V \text{ בקו ה Bit Line הוא:}$$

$$\Delta V(0) = -\frac{C_S}{C_S + C_B} \cdot \frac{V_{DD}}{2} \quad \text{עבור תא האוגר '0' נקבל כי הפרש המתח } \Delta V \text{ בקו ה Bit Line הוא:}$$


חישוב מתח הסף כאשר $V_{sb}=V_{dd}-V_t$ (רלוונטי עבור DRAM) המשוואה הריבועית:

$$(V_t)^2 + V_t \cdot \left(2 \cdot \gamma \cdot \sqrt{\frac{2\phi_f}{q}} + \gamma^2 - 2 \cdot V_{t0} \right) + \left(\gamma \cdot \sqrt{\frac{2\phi_f}{q}} - V_{t0} \right)^2 - \gamma^2 \cdot \frac{2\phi_f}{q} - \gamma^2 \cdot V_{DD} = 0$$

ROM




מגברי חישה




$$v_B(t) = \frac{V_{DD}}{2} + \Delta v(1) \cdot e^{t/\tau}$$

$$v_{\bar{B}}(t) = \frac{V_{DD}}{2} - \Delta v(0) \cdot e^{t/\tau}$$



ממירים



הגדרות:

- **FSR (Full Scale Range):** ההפרש בין מתח המוצא האנלוגי המקסימאלי והמינימלי של הממיר כאשר N שואף לאינסוף, כלומר זהו המתח V_{ref} . ערך זה כופל את המשקל הבינארי בפונקציית התמסורת של הממיר.

$$FSR = \lim_{N \rightarrow \infty} FS = V_{ref}$$
- **FS (Full Scale):** ההפרש בין אות המוצא האנלוגי הגבוה ביותר והנמוך ביותר של הממיר. FS שואף ל-FSR ככל ש-N גדל.

$$FS = V_{ref} - LSB = V_{ref} \left(1 - \frac{1}{2^N}\right)$$
- **Res (Resolution):** רזולוציית הממיר מוגדרת כשינוי הקטן ביותר במוצא עבור שינוי מינימלי במילת הכניסה.
- **DR (Dynamic Range):** מוגדר כיחס בין ה-FS לרזולוציה, ועבור ממיר אידאלי חסר רעש מתקיים:

$$DR = 2^N$$
- **LSB (Least Significant Bit):** הסיבית הדיגיטלית אשר שינויה יצור שינוי מינימלי במוצא הממיר. לעתים מיחסים שם זה גם לשינוי האנלוגי המינימלי במוצא עקב שינוי סיבית זו.
- **MSB (Most Significant Bit):** הסיבית הדיגיטלית אשר שינויה ייצור שינוי מקסימאלי במוצא הממיר.

נוסחאות:

1. $F.S.R = V_{ref}$, $Res = LSB = \frac{F.S.R}{2^N}$, $N = \text{מס' הביטים}$
2. $F.S = \frac{(2^N - 1) F.S.R}{2^N}$
3. $DR = \frac{FSR}{RES} = 2^N$
4. $N_{code,output,ADC} = \frac{V_{in} * 2^N}{F.S.R} [V]$, עיגול מטה בקידוד ללא הזזה של חצי סיבית, עיגול מעלה בקידוד עם הזזה של חצי סיבית.
5. $ENOB = \text{Effective Number Of Bits} = \frac{SINAD - 1.761}{6.02}$, הצבת SINAD ב-dB.
6. $SINAD = \frac{\text{signal} + \text{noise} + \text{distortion}}{\text{noise} + \text{distortion}}$


$$\text{LSB} = \frac{V_{\text{REF}}}{2^N}$$

$$\text{FSR}(\text{Full Scale Range}) = V_{\text{REF}}$$

$$\text{FS}(\text{Full Scale}) = V_{\text{OUT}(\text{MSB})} - V_{\text{OUT}(\text{LSB})} = V_{\text{REF}} \left(1 - \frac{1}{2^N}\right)$$

$$\text{DR}(\text{Dynamic Range}) = \frac{\text{FSR}}{\text{LSB}} = 2^N, \text{ (for Ideal converter)}$$

אופיין DAC אידיאלי של 3 ביט




ממיר דיגיטלי לאנלוגי DAC

שגיאת ההמרה:



שגיאת ההמרה עבור הזזה של $\frac{\text{LSB}}{2}$,
(הקטנת השגיאה למינימלית):




יישומים של DAC

DAC מקביליים:


- יתרונות: מהירים.
- חסרונות: שטח גדול מאוד, רגישים לאפקטים פרזיטיים.

Voltage scaling (מתחים)-סולם נגדים:



מבוסס על סולם נגדים המשמשים כמחלק מתח של V_{ref} .
מקרה (b) הינו מימוש של Offset של $1/2\text{LSB}$.

Current scaling (זרמים)-סולם נגדים R-2R:



CMOS (זרמים) Current scaling





Figure 9.2-5 Current scaling using matched MOSFETs.

Operation:

$$v_{OUT} = R_2(b_{N-1} \cdot I + b_{N-2} \cdot 2I + b_{N-3} \cdot 4I + \dots + b_0 \cdot 2^{N-1} \cdot I)$$

$$\text{If } I = I_{REF} = \frac{V_{REF}}{2^N R_2}, \text{ then } v_{OUT} = \left(\frac{b_0}{2} + \frac{b_1}{4} + \frac{b_2}{8} + \dots + \frac{b_{N-3}}{2^{N-2}} + \frac{b_{N-2}}{2^{N-1}} + \frac{b_{N-1}}{2^N} \right) V_{REF}$$


Charge scaling (מטענים)-מיתוג קבלים:



DAC טוריים:

:Single Ramp

תדר שעון פי 2^N גדול מתדר הדגימה.



מורכב מ:

- מונה
- משווה דיגיטלי
- מקור זרם ומתג,


$$T_{CLK} \cdot \frac{I_1}{C_1} = V_{LSB} \quad \text{ולכן יתוכנן :}$$

- מעגל הדגימה דוגם לאחר 2^N מחזורי שעון
- בכל תחילת מחזור, מתבצעת פעולת RESET

:Dual Ramp


אותו קבל נטען ע"י שני מקורות זרם:

- הראשון כמו קודם, טוען עד שהמונה מגיע לערך המיוצג ע"י M הביטים ה MSB של המידע.
- מקור הזרם השני קטן פי 2^M , והוא טוען את אותו קבל, כל עוד המונה השני לא הגיע לערך המיוצג ע"י N הביטים ה LSB של המידע.
- וכך מקבלים דיוק של N+M ביטים תוך הסתפקות ב 2^n מחזורי שעון (כאשר n מייצג את הגדול מבין M, N)



DAC ציקלי:

- המכונה פועלת בקצב שעון גבוה פי N : $f_{Clock} = N \cdot f_{Data}$
- N הביטים של המידע מוזנים בצורה טורית. (באמצעות אוגר הזזה)
- המידע ממתג את כניסת ה S&H בין V_{REF} ל GND



במצב ההתחלתי $v_A = 0$

לכן, מתח המוצא בשלב ה- n הוא:

$$v_{OUT}(n) = \frac{1}{2} \cdot [D_{n-1} \cdot V_{REF} + \frac{1}{2} v_A(n-1)]$$

Pipeline- DAC:

- מרחיבים את הממיר ה $Cyclic$ ע"י מספר מסכמים:





Figure 29.19 A pipeline digital-to-analog converter.
(*) Baker

פעולת pipeline :

- צריך N מחזורי שעון (שמפעילים את ה S&H)
- יש להזין את המידע בצורה מדורגת (בהסחה של מחזור שעון אחד לכל ביט)
- כלומר, ביט מידע D_k רלוונטי רק לאחר k מחזורי שעון, מאידך, ניתן במחזור הבא לביט D_k , שעבר עיבוד, כבר להזין את המידע של המילה הבאה.
- מקבלים : $v_{OUT}(n) = \frac{1}{2} \cdot [D_{n-1} \cdot V_{REF} + v_{OUT}(n-1)]$
- יש לדרוש כי המגברים שמכפילים פי $\frac{1}{2}$ ומסכמים את הביט הבא יהיו מאד מדויקים

ממיר אנלוגי לדיגיטלי ADC




- Prefilter - Avoids the aliasing of high frequency signals back into the baseband of the ADC
- Sample-and-hold - Maintains the input analog signal constant during conversion
- Quantizer - Finds the subrange that corresponds to the sampled analog input
- Encoder - Encoding of the digital bits corresponding to the subrange

משפט הדגימה: $f_{sample} \geq 2 \cdot f_{data}$

מעגלי Sample & Hold:

חוג פתוח




מאפיינים:

ללא משוב : מהירים יותר

האות הנדגם צריך להיות מסוגל להזרים זרם גדול דיו לטעינת C_H עקב V_{OS} של המגבר, ומטען שיורי דרך המפסק, יצטברו שגיאות מדידה ב DC

חוג סגור



מאפיינים:

מדויקים

איטיים יותר (מס' פאזות שעון)

070616-02

Switched capacitor S/H circuit which autozeroes the op amp input offset voltage.

אפיון זמני של מעגלי S&H

זמנים:




Fig. 9.5-7

- זמן 'רכישת' המידע: t_a
- זמן 'התייצבות' המידע: t_s
- זמן דגימה מינימלי, $T_{sample} = t_a + t_s$
- ולכן $f_{sample}(Max) = \frac{1}{T_{sample}}$

זמנים נוספים:


- Aperture time: זמן התגובה של המפסק לאחר מתן פקודת הדגימה
- Aperture Jitter: הווריאנס (שונות) ב Aperture time, עקב רעש ואי-וודאות בזמני שעון הדגימה.

יישומים של ADC

ADC מהירים בהם המידע נדגם בתדר נייקויסט


Flash-ADC

- זהו ADC מקבילי שפועל במהירות גבוהה ביותר. (קצב נייקויסט)
- מתח הייחוס בכניסה V_{Ri} לכל אחד מהמשושים מותאם במקרה המשורטט להסחה של חצי ביט.
- החיסרון שלו שצריך $2^N - 1$ משושים (Comparators) ולכן תופס שטח סיליקון וקשה לייצור.
- עובד כמו "מד-חום" (כל היציאות '1' עד 'גובה' מסוים)
- לכן בנוסף צריכה להיות טבלת המרה לוגית (Priority Encoder) המתרגמת את המילה של כל יציאות המשושים לקוד הבינארי המתאים למתח האנלוגי בכניסה.



ADC בקצב המרה בינוני


:Pipeline ADC



$$f_{\text{clock}} = N \cdot f_{\text{data}}$$

:SAR (Successive Approximation) ADC

- אופן הפעולה דומה במקצת ל ADC הקודם אלא שכאן ישנה מכונת מצבים ואוגר המחליפים את המונה.
- מכונת המצבים מבצעת פעולת חיפוש בינארי רקורסיבי על ידי חלוקת התחום כל פעם ל 2.
- בהתחלה, מכונת המצבים מחלקת את V_{in} ל 2. ערך המתח V_1 משווה לאות הכניסה input. אם $V_{\text{input}} > \frac{V_{\text{ref}}}{2}$, כלומר $V_{\text{input}} > V_1$, כך קובעים את ה MSB
- עוברים לביט הבא, כלומר $V_1 = 0.75 \cdot V_{\text{ref}}$ ויתבצע חיפוש האם $V_{\text{in}} > 0.75 \cdot V_{\text{ref}}$? כמובן שאם ההשוואה הראשונה הייתה שלילית יתבצע חיפוש האם $V_{\text{input}} > 0.25V_{\text{ref}}$? וכך הלאה.




$$f_{\text{clock}} = N \cdot f_{\text{data}}$$

ADC בקצב המרה נמוך


Feedback-Type ADC

- המימוש הזה פשוט ומיידי.
- ה ADC בנוי ממונה בעל N סיביות, DAC בעל N סיביות ומשווה.
- בתחילת ההמרה (הראשונית) המונה מאופס. המונה מתחיל לספור והסיביות נכנסות ל DAC.
- במקרה זה נקבל תחילה שן מסור עד אשר מתח ה DAC יחצה את המתח האנלוגי. כאשר תהיה סציה,
- מוצא המשווה יתהפך והמונה יספור כלפי מטה.
- באופן כללי נקבל במוצא ה DAC עוקב אחרי האות האנלוגי.
- חיסרון הממיר הזה הוא שכאשר האות האנלוגי גדול צריך לחכות $t = 2^N \cdot T$ בכדי לקבל את ההמרה הראשונה.




Single Slope ADC

- אופן הפעולה:
 - מונה אינטרוול יוצר שן מסור מחזורית שמגיעה תמיד עד V_{ref} .
 - כל עוד שן המסור V_R לא חצתה את V_{in} , נקבל פולס באורך $n \cdot T$ (ראה בסכמה) המאפשר העברת השעון דרך שער AND ולכן המונה יספור n פולסים. ולכן גם כאן: $t = 2^N \cdot T$
 - עם החצייה, שער ה AND יחסום את פולסי השעון והערך של המונה יהיה ערך ההמרה.
- מזיל את היצור של המעגל כי איננו זקוק ל DAC.



Dual Slope ADC


- **אופן הפעולה:**
- עבור $t < 0$ המתג S_2 סגור ומאפס את קבל האינטגרטור $\leftarrow$ לכן $v_1 = 0$.
- עבור $t \geq 0$ המתג S_2 נפתח ו v_{in}^* מחובר דרך S_1 לאינטגרטור.
- כעת מתחילה אינטגרציה במקביל לספירה של מונה הנמצא בתוך מכונת המצבים.
- ברגע שהמונה מגיע לערך ייחוס $N = 2^N$, המתג S_1 מחליף מצב ומתבצעת אינטגרציה על $-V_{REF}$.
- כעת המונה מבצע ספירה מחודשת, אך זו תעצר כאשר $v_1 > 0$, ספירה זו תגדיר את מוצא ה ADC




פרמטרי איפיון ואי-אידיאליות של ADC

שגיאות לינאריות

שגיאה עקב טעות offset




שגיאה עקב טעות הגבר




שגיאות לא לינאריות

INL, DNL שגיאות



INL (Integral Nonlinearity) - הסטייה המצטברת של המוצא מקו ישר אידיאלי. (מצטבר)

DNL (Differential Nonlinearity) - הפרש גובה הצעד לעומת צעד אידיאלי של 1 LSB. (מקומי)



ENOB (Effective Number Of Bits) - במקרה של שגיאות לא לינאריות רזולוציית המוצא קטנה למספר ביטים אפקטיבי הקטן מזה במצב האידיאלי.

$$Error_{MAX} = \frac{V_{REF}}{2^{ENOB+1}}$$

יחס אות לרעש SNR:

$$SNR[dB] = N \cdot 6.02 + 10.8 + 10 \log_{10} \left(\frac{\langle v_{signal}^2 \rangle}{FS} \right) [dB]$$

$$\frac{Signal}{Noise} = \frac{\langle v_{signal}^2 \rangle}{\left(\frac{FS}{2^N} \right)^2 \cdot \frac{1}{12}}$$

$$SNR[dB] = N \cdot 6.02 + 1.76 [dB]$$

SNR עבור אות סינוס

$SINAD = \frac{signal}{noise+distortion}$ - עבור עיוותים וחוסר אידיאליות של ממירי נתונים



$$SINAD[dB] = ENOB \cdot 6.02 + 1.76 [dB]$$

$$ENOB = \frac{SINAD[dB] - 1.76}{6.02}$$

מתנדבים ומחוללי אותות

מחוללי אותות:

מחולל גל-ריבועי, רב רטט, מבוסס CMOS





$$T(V_{out} = 0) = T_0 = RC \cdot \ln(3)$$


$$T(V_{out} = 1) = T_1 = RC \cdot \ln(3)$$

$$T = T_0 + T_1 = 2 \cdot RC \cdot \ln(3)$$

$$f_{osc} = \frac{1}{2 \cdot RC \cdot \ln(3)}$$



מחולל אות חד-יציב, מבוסס CMOS



$$T_{pulse} = t_2 - t_1 = RC \cdot \ln(2)$$

מתנדים:

הגבר המעגל הכולל:

$$L(j\omega) \triangleq A(j\omega) \cdot \beta(j\omega)$$

קריטריון התנודות:


$$L(j\omega_0) = A(j\omega_0) \cdot \beta(j\omega_0) = 1$$

ω_0 - תדר בו הגבר החוג הוא 1.

תנאי ברקהאוזן (Barkhausen Criterion):


$$\bullet \quad |L(j\omega_0)| = 1$$

$$\bullet \quad \angle(L(j\omega_0)) = \phi(\omega_0) = 0^\circ$$




מתנד Wien-Bridge

$$\beta(j\omega) = \frac{1}{3 + j\left(\omega RC - \frac{1}{\omega RC}\right)}$$





מתנד הזזת פאזה

$$\beta(j\omega) = \frac{V_3}{V_{out}} = \frac{1}{(1 + j\omega RC)^3 + j\omega RC \cdot (3 + 2j\omega RC)}$$



$$\omega_{osc} = \frac{\sqrt{6}}{RC}$$

מתנד Ring Oscillator



תחום העבודה של כל מהפך הוא סביב הנקודה $V_{out} = V_{in}$ בעקום ה-VTC.


תדר התנודות "באות גדול"

n- מספר אי זוגי



$$f_{osc} \approx \frac{1}{n(t_{pLH} + t_{pHL})}$$

מתנד Colpitts

$$\beta(j\omega) = \frac{V_{in}}{V_o} = \frac{1}{j\omega R_1 \cdot (C_2 + C_1 - \omega^2 LC_1 C_2) + (1 - \omega^2 LC_2)}$$



מתנדי גביש:




$$Z(j\omega) = j\chi = +j \frac{1}{\omega C_p} \left(\frac{\omega^2 - \omega_s^2}{\omega_p^2 - \omega^2} \right)$$

$$\omega_p = 1 / \sqrt{L \left(\frac{C_s C_p}{C_s + C_p} \right)}$$


$$\omega_s = 1 / \sqrt{LC_s}$$

מתנד Pierce

מעגל:



פרמטרים:



$$C_{TOT} = C_p + \frac{C_1 C_2}{C_1 + C_2}$$


$$\frac{1}{\beta} = -A = -\frac{C_2}{C_1}$$

$$f_{osc} \cong \frac{1}{2\pi \sqrt{L \frac{C_s \cdot C_{TOT}}{C_s + C_{TOT}}}}$$

מעגל דו-יציב הופך כבסיס למתנד

מעגל דו-יציב הופך

מתנד



$$V_{TH} = \beta \cdot L_+$$

$$V_{TL} = \beta \cdot L_-$$

$$T_1 = RC \cdot \ln \left(\frac{L_+ - \beta \cdot L_-}{L_+ - \beta \cdot L_+} \right) = RC \cdot \ln \left(\frac{1 - \beta \cdot \frac{L_-}{L_+}}{1 - \beta} \right)$$

$$T_2 = RC \cdot \ln \left(\frac{1 - \beta \cdot \frac{L_+}{L_-}}{1 - \beta} \right)$$